晶圆代工大厂联电(2303)市场处长黄克勤指出，2.5D、3D芯片制程渐趋成熟，产业生态系统(Ecosystem)的工作模式亦开始浮现。尽管2.5D/3D供应链环节变得愈发复杂，既有的晶圆代工厂与OSAT(委外封测业)合作模式依旧适用，联电继先前宣布与星科金朋(STATS ChipPAC)在3D芯片制程合作后，7月时则可望宣布与另一封装伙伴在2.5D技术研发的初步成果。

      随电子产品不断追求效能提升、对于低功耗芯片的需求正水涨船高，基于更高的频宽(bandwidth)需求、同时却要求更低的功耗、再加上行动装置更加轻薄短小，使得芯片体积必须不断缩小；尤其采用堆栈制程可减少基板(substrate)、PCB的使用，并以较小芯片体积优化芯片的散热能力，持续催化2.5D/3D芯片堆栈技术的演进，包括Xilinx、Micron等大厂均已有所著墨。

     联电市场处长黄克勤表示，2.5D应用可大幅降低芯片耗电、同时又可提高效能，主要聚焦于工业与服务器规格的高效能、高功耗芯片；而3D芯片制程的主要驱动力，则在于行动应用处理器(AP)体积轻薄短小需求，聚焦系统单芯片(SoC)与内存的堆栈。

     黄克勤指出，当前3D芯片堆栈多以同构型(homogeneous)的制程为主，聚焦于内存模块的堆栈，不过随着芯片世代演进，涵盖射频(RF)、内存、逻辑IC与模拟IC的次世代异质3D芯片(heterogeneous)则正在兴起。

      过去，2.5D/3D芯片的制造与封装因「玩家」众多，晶圆厂与封装厂相互竞争主导权，难以形成完整的产业供应链，不过随着技术环节日渐成熟，业界也重回「晶圆厂+OSAT」的开放式供应链模式，透过晶圆厂的TSV前段制程、与封测业的中后段堆栈、封装形成完整的互补平台。

      黄克勤指出，就晶圆厂的角度来看，针对3D芯片制程的新技术已逐步就位，包括薄化晶圆、温度与压力耐受度优化、测试能力、乃至3D芯片的电子设计自动化工具(EDA tool)等环节都在成熟当中；黄克勤强调，3D芯片产业的成熟，有赖晶圆厂、OSAT(委外封测业者)、设备厂、材料商的通力合作，创建出更「无缝」衔接的产业供应链。

      联电已从2012年Q1起投入TSV(硅钻孔)制程的研发，今年Q1则开始切入2.5D/3D芯片的堆栈制程优化，预计将在今年Q2起，联电将正式进入终端产品阶段(product level)的封装、测试与可靠度分析。

      今年1月间，联电已宣布与封装大厂星科金朋(STATS ChipPAC)缔结为3D芯片的技术伙伴。据了解，今年7月间联电可望进一步宣布在2.5D芯片领域的合作伙伴，双方目前正在制程最终测试阶段，只要制程开发告一段落就会对外说明。